TOP セミナー 書籍 社内研修 セミナーQ&A 書籍Q&A お問い合せ 会社概要

ご購入は、画面下の「書籍購入」ボタンから  
TSVを中心とするSiPの最新技術動向    
The State of Art for TSV and Other SiP
[コードNo.2010T738]

※ 本書籍はご試読頂けません ※

■編著/ 山本貴尋
■体裁/ B5判 258ページ
■発行/ 2010年 3月 (株)シーエムシー出版
■定価/ 70,200円(税込価格)
■ISBNコード/ 978-4-7813-0223-2

 
★小型化LSI開発に向けた次世代SiP技術の中でもTSV(シリコン貫通電極)を中心に解説!
★従来SiPとの比較など様々な実験データを詳述!
★フリップチップやPoPなど最先端の実装技術・デバイスの最新動向も!

はじめに

 最新のハイエンドの携帯電話を分解してみるとFlip chip、Chip stack、Package On Packageなどの最先端の実装技術の粋を集約したデバイスを確認できるはずであり、実装技術が携帯電話をはじめとするハンドセットのさらなる小型化へ寄与していることを大いに実感せずにはいられない。一方、複数のSiチップを積層させてデバイスを飛躍的に高性能化・小型化するTSV(シリコン貫通電極)技術がここにきて注目されてきているのは、既に周知のことと思われる。それは数年以上前から開発され続けており、既にCMOSイメージ・センサーの小型化のために量産されているが、いよいよ、本格的な実用化が、2010〜2011年に相次ぐといわれている。今後、出荷数が多い汎用DRAMやNAND型フラッシュメモリーから量産が開始され、高性能プロセッサへと応用範囲を広げる可能性がある。このようにようやく動き出した、TSVの最新の技術詳細に迫るべく、本書はそれのページ数を大いに割くことにした。そして、昨年、2009年に発行された国内外のSiP関連の学会誌、機関誌、雑誌など、100件以上を、調査、解析した。TSV加工の全工程の技術開発の紹介はもちろんのこと、三次元積層のユニークなソリューションとして、TSVを加工せず無線でデータの送受信を行うワイヤレスTSVも取り上げた。その他、TSVの普及のために、技術開発の重要なテーマである加工コストの低減についても説明した。
 世の中に出版されるTSV関連の書籍と差別化するために、本書は以下のことを特徴としている。

 ・基本的技術説明を一切省き、TSVと従来のSiP技術も含めたSiP全体の“最新技術の解析”を行い、実験データの説明に重点をおいた。
 ・特にTSV技術において、業界の中では、TSV技術を今後の技術アイテムに適用するかどうか手探り状態であるメーカーも少なくないと推測される。そこで、当書籍はそれらの指針になりうると思われる。

 最後に、SiPの技術開発及び、関連材料の開発に携わる第一線の技術者にとって、本書は各社の最新のTSVを中心とする種々の実装技術の取り組みが把握でき、技術開発のマイルストーンになり得れば、幸いである。
(「はじめに」より
2010年2月   テクニカルコンサルタント 山本貴尋

編著者

山本貴尋テクニカルコンサルタント

構成および内容

第1章TSV(シリコン貫通電極)の技術開発動向
1ビアエッチング技術
1.1現状の技術開発動向
1.1.1改良型TMGM(時間多重化ガス変調)プロセスによるシリコンエッチング
1.1.2FEOL(前工程)でのビアエッチングとタングステン充填
1.1.33段階DRIEの開発によるVia-Firstでの最適化
1.1.4ドライフィルムリソグラフィによるコンタクト窓形成
1.1.5MEMSデバイス対応各種エッチング装置
1.1.6Siキャリアのための高アスペクト比テーパービアエッチング
1.1.7独自開発のシミュレーターによるDRIEベースのTSV加工
1.1.8レーザドリリングしたTSVの新しい結晶欠陥解析方法
1.2技術開発動向と予測
1.2.1現状の技術開発動向
1.2.2今後の技術開発予測
2ビア充填技術
2.1現状の技術開発動向
2.1.1深掘TSVのためのエレクトログラフによるCuシード層蒸着
2.1.2Siマイクロ孔内側壁に超臨界流体を利用してCuを堆積した際の被覆特性の検討
2.1.3スピンオン絶縁ポリマーを絶縁層としたTSV
2.1.4TSVのバリア/シードプロセスのためのコスト効果PVDソリューション
2.1.5Cu拡散に対するバリア層としてのSiO2上のNi-B無電解メッキ
2.1.6TSV形成における高速ビアCuメッキ技術
2.1.7TSVへの無電解メッキによる銅堆積法
2.1.8Cu電解メッキプロセスによるマルチステップTSV充填装置
2.1.9ダミーウェハ接着後のボトムアップ電解メッキ
2.1.10テーパーTSVを用いた光学インターポーザ技術
2.1.11高アスペクト比TSVの電解Cuメッキのプロセスパラメータの最適化
2.1.12TSV形成のためのZnとSn-Znビア充填
2.1.13マイクロバンプのためのSn-Cuシード層を堆積されたNi充填TSV
2.1.14ポリシリコン/タングステン充填TSV
2.1.151.3MピクセルCMOSイメージセンサのTSVへの導電性ペースト充填
2.2技術開発動向と予測
2.2.1現状の技術動向分析
2.2.2今後の技術開発予測
3積層技術
3.1現状の技術開発動向
3.1.1Wafer On a WaferによるダマシンコンタクトTSV三次元集積化
3.1.2Die to Waferの高歩留りコレクティブハイブリッドボンディング
3.1.3ウェハレベル積層における先入れアンダーフィル技術
3.1.4TSV積層のためのインターチップフィル材
3.1.5Siキャリアの高アスペクト比TSVと微細ピッチマイクロバンプによる三次元積層
3.1.6背面照射CMOSイメージセンサの弾力性コーンバンプ技術
3.1.7TAG-TSVの形成されたシリコンインターポーザの開発
3.2技術開発動向と予測
3.2.1現状の技術動向分析
3.2.2今後の技術開発予測
4CMP/ウェハ薄化とウェハサポート技術
4.1現状の技術開発動向
4.1.1CMP技術・装置・部材でCOO低減の取り組みとTSVの量産化を目指す
4.1.2TSV/MEMS-CMP受託加工・生産サービス
4.1.3各社のウェハ薄化技術の取り組み
4.1.4TSVプロセス対応バックグラインダ「GDM300」
4.1.5TSV加工のためのキャリアの一時的な貼り合わせと剥離
4.1.6ウェハハンドリングシステム「ゼロニュートン」
4.1.7耐熱薄化ウェハサポートシステム「シンエツ耐熱TWSS」
4.2技術開発動向と予測
4.2.1現状の技術動向分析
4.2.2今後の技術開発予測
5ワイヤレスTSV
5.1現状の技術開発動向
5.1.13次元実装のための低電力・広帯域誘導結合
5.1.23D積層における誘導結合縦方向相互接続のための伝達係数改善
5.1.3NANDフラッシュメモリー積層のための2Gb/s 15pJ/チップの誘導結合プログラマブルバス
5.2技術開発動向と予測
5.2.1現状の技術動向分析
5.2.2今後の技術開発予測
6TSVの熱・電気特性評価技術
6.1現状の技術開発動向
6.1.1非線形性材料挙動を考慮した銅充填とポリマ充填TSVの熱力学特性評価
6.1.2微細ピッチCu/low-k FCBGAパッケージのためのTSVインターポーザの機械・熱シミュレーション
6.1.3MEMSデバイスにおけるガラス貫通電極の信頼性評価
6.1.4温度・成型中の圧力・使用材料・ハンドリング荷重に関連したTSVウェハ内応力
6.1.5TSV積層混載モジュールの冷却技術
6.1.6シングルエンドTSVにおけるカップリングに及ぼす寸法と還電流経路形状の影響
6.1.73D ICの積層限界とスケーリングに関する研究
6.1.8三次元LSIチップ積層に対するインピーダンス測定評価
6.1.9集積デカップリング容量を用いた3Dチップ積層
6.1.10TSV技術を用いた高容量8Gb 3D DDR3 DRAMの電気的特性
6.2技術開発動向と予測
6.2.1現状の技術動向分析
6.2.2今後の技術開発予測
7TSVのコストについて
第2章フリップチップの技術開発動向
1現状の技術開発動向
1.1ポリマーテンプレート中に埋め込んだサブミクロンワイヤ-異方性導電膜(SW-ACF)
1.2MPS-C2によるファインピッチフリップチップ接合技術
1.3MCP-C2に関する両面実装の濡れ性と信頼性
1.4三次元ビアベルト技術
1.5TSVを使用しない薄チップ集積(TCI)技術によるウェハレベル3D積層
1.6表面活性化低温接合に基づく3次元ハイブリッド光集積技術と超小型・薄型光マイクロセンサへの応用
1.73D積層のためのCu-Sn TLPボンディング
1.8マイクロスケールひずみセンサを用いた三次元フリップチップ実装構造内の局所残留応力測定
1.9low-kワイヤボンディング積層フリップチップCSPの信頼性に対するパッケージング材料の影響
2技術開発動向と予測
2.1現状の技術動向分析
2.2今後の技術開発予測
第3章Package on Packageの技術開発動向
1現状の技術開発動向
1.1フリップチップファンインPoPをボトムに実装した層PoP
1.2極薄膜パッケージの作製と積層
1.3選択陽極酸化アルミニウム基板による3D内部接続多層モジュールパッケージ
1.4電気的および流体内部接続のためのTSVによる3Dパッケージング
1.5アンダーフィルを用いたPoPの信頼性
1.6エポキシフラックスの技術―付加価値のある粘着性フラックス
1.72層レジン構造のパッケージのソリ量
1.8トップ・ボトムPoPのソリ量低減のための最適化
1.93次元印刷法
2技術開発動向と予測
2.1現状の技術動向分析
2.2今後の技術開発予測
第4章部品内蔵基板の技術開発動向
1現状の技術開発動向
1.1MCeP®(Molded Core embedded Package)の開発
1.1.1MCePの構造、利点
1.1.2製造プロセス
1.1.3製造歩留り
1.1.4熱抵抗シミュレーション
1.1.5信頼性評価(MSL)
1.1.6開発ロードマップ
1.1.7今後の課題
1.2WLP内蔵基板の製造技術
1.2.1LSI(WLP)内蔵基板の構造と特長
1.2.2製造プロセス並びに検査技術
1.2.3信頼性
1.2.4実用化事例
1.2.5まとめ
1.3一括積層基板における部品内蔵プレス時の樹脂流動制御
1.3.1熱可塑性樹脂基板の一括積層プロセス
1.3.2流体・構造体強連成解析システム
1.3.3内蔵部品周囲の樹脂流動挙動解析
1.3.4内蔵部品側面の設計値と接続部の圧力状態解析
1.3.5まとめ
1.4TDR法による部品内蔵基板評価
1.4.1部品内蔵基板の構造と製造工程
1.4.2設計技術
1.4.3テスト・評価技術
1.4.4部品内蔵基板規格EB-01
1.5部品内蔵基板におけるEMI低減コンデンサ配置方法の検討
1.5.1評価結果
1.5.2まとめ
1.6部品内蔵基板による省スペース・高周波安定性
1.6.1実装面積の削減と低消費電力化
1.6.2信号品質の向上
1.6.3EMIノイズの低減と高周波での電源安定化
1.6.4まとめ
1.7受動・能動混載内蔵e-B2it配線板技術の最新動向
1.7.1受動素子/部品内蔵(EPD)技術のタイプ分類とその特徴
1.7.2能動デバイス/部品内蔵(EAD)技術のタイプ分類とその特徴
1.7.3市販受動チップ部品/能動デバイス混載内蔵EPD/EADモジュールの開発・実用化
1.7.4EPD/EAD(e-B2it)モジュール技術の電気特性の優位性
1.7.5EPD/EAD:e-B2it技術の今後の課題
2技術開発動向と予測
2.1現状の技術動向分析
2.2今後の技術開発予測



※ 本書籍はご試読頂けません ※

SSL グローバルサインのサイトシール
FAXでもお申し込みいただけます。FAXお申し込み用紙(PDF)を印刷いただき、必要事項をご記入のうえ
 弊社までご送信ください。(FAX番号は、お申込用紙に印刷されています)
※PDF形式のファイルをご覧頂くための Adobe Reader は、アドビ システムズ社から無償提供されています。
                Adobe Reader 最新版ダウンロードはこちらから
■ お問い合わせの前に『よくあるご質問(書籍)』をご一読下さいませ ■
■ セミナー・講習会のご案内はこちらでございます ■